UDA1380 - I2S Code-Decoder

• I2C控制介面
• I2S 資料介面
• AD : Audio in -> I2S 8~55kHz
  
• DA : I2S ->Audio 8~100kHz
  
• Sampling Resolution : 24bit Max (?)
• In/out path的clock和Gain AMP可以分開power down。
• AD, DA可使用不同的freq : system clock或是由I2S的Word Selection Clock 鎖相。
• 提供一個單音輸出和一個16 ohms立體耳機輸出端

以下是DAC部份：

system clock: SYSCLK

DAC的內部clock是128 sampling frequence (1 data value need 128 clocks internally).
這個內部clock要由SYSCLK產生，所以外部IC要提供正確的SYSCLK和設定好UDA1380的register，讓內部確實產生128 fs 的clock。

一般的音源sampling freq是44.1kHz (CD是96kHz)，假設master cpu產生256fs的話，SYSCLK就會是44.1k * 256 =11.2896MHz。

進入UDA1380後，要設定register00[3:2] = UDA1380才能產生128fs 的clock。

* 從UDA1380的datasheet來看，register00[3:2] 的value:

00  256fs
01  384fs
10  512fs
11  768fs

所以SYSCLK最低是256fs。