CD 4021 : Parallel In, Seria Out ,

CD 4021 Parallel in, Serial out
從真值表可以看到，當Parallel/Serial Control是High時，CLK的輸入完全不考慮，Serial In也被忽略，各Flipflop的內含值完全由parallel input決定（read in)
當Parallel/Serial Control轉為Low時，Parallel input 的值完全被忽略，各flip flop串成一個shift register，follow clk signal (rising)作shift動作。

Serial out時，PI-8先送出（MSB first).

51 Uart Mode 0, shift-in時，LSB first。